Chapter 16
용어집 & 종합 퀴즈
반도체 공정은 약어의 숲이다. CZ, RCA, LOCOS, STI, NA, DOF, OPC, SADP, ARDE, ALD, Rp, TED, CMP, HKMG, GAA, BSPDN, Cpk… 이 장은 책 전체에 흩어진 핵심 용어를 한곳에 모은 사전이자, 전 범위를 점검하는 마무리 시험이다.
- 한국어·영어·약어 어느 쪽으로든 용어를 찾아 정의와 해당 챕터로 바로 이동할 수 있다.
- 웨이퍼에서 노광·식각·증착·도핑·평탄화·배선·통합·계측까지 각 장의 핵심 개념을 스스로 점검한다.
- 틀린 문제의 챕터를 확인하고 약한 부분을 다시 공부할 계획을 세운다.
용어집
검색창에 한국어(예: 단차 피복), 영어(예: overlay), 약어(예: ARDE) 중 아무것이나 입력하면 바로 걸러진다. 정의 본문도 검색 대상이다. 챕터 칩으로 범위를 좁히고, 가나다순 또는 챕터순으로 묶어 볼 수 있다.
챕터
정렬
종합 퀴즈
전 챕터 문제 은행에서 무작위로 고른 20문항이다. 한 문제씩 풀고 나면 해설과 관련 챕터 링크가 나온다. 끝까지 풀면 챕터별 정답률 그래프와 “등급”을 보여 준다. 다시 풀기를 누르면 문제와 보기 순서가 새로 섞인다.
문제 1 / 20정답 0
YOUR RANK
마치며
- 모든 칩은 막을 입히고, 무늬를 그리고, 깎고, 평탄하게 하는 네 박자의 반복이다. 단위 공정은 몇 가지뿐이지만 조합과 조건이 무한하다.
- 노광은 회절이, 식각은 이온과 라디칼의 균형이, 증착은 부착 계수가, 도핑은 Rp와 Dt가, 평탄화는 패턴 밀도가 정한다.
- 공정 순서는 열 예산·자기 정렬·평탄도·오염이 정하고, 그 결과는 문턱 전압·저항·수율로 돌아온다.
- 미세화는 λ·NA·k₁, 3D 구조(FinFET·GAA), 새 재료(high-k·Ru·low-k), 적층(본딩·후면 전력)의 네 갈래로 계속된다.
- 재지 못하는 것은 만들 수 없다. 계측·SPC·수율 모델이 수백 단계의 공정을 하나로 묶는다.