Chapter 11

금속 배선

트랜지스터 수백억 개는 혼자서는 아무 일도 못 한다. 그것들을 잇는 수십 km의 금속선, 즉 배선(Interconnect)이 있어야 회로가 된다. 최신 로직 칩의 배선은 15층 안팎, 가장 아래층의 선 간격은 20 nm대다. 트랜지스터는 작아질수록 빨라지지만 배선은 가늘어질수록 저항이 커져 오히려 느려진다. 오늘날 칩의 속도와 전력을 좌우하는 것은 트랜지스터만큼이나 배선이다. 이 장에서는 구리 다마신 공정을 직접 쌓아 보고, 배선이 왜 점점 어려워지는지 계산한다.

알루미늄 식각 방식에서 구리 다마신으로 바뀐 이유를 설명한다.
듀얼 다마신 공정(비아 퍼스트)을 단면으로 쌓고 각 단계의 목적을 안다.
배리어·씨드·전해 도금(수퍼필)의 역할을 이해한다.
선폭이 줄 때 저항률이 커지는 크기 효과와 배리어 두께의 영향을 계산한다.
RC 지연을 저항·커패시턴스·길이로 추정하고 저유전막의 효과를 비교한다.
Black 식으로 전자 이동(EM) 수명을 계산하고 Ru·Mo 같은 차세대 금속의 의미를 안다.

알루미늄에서 구리로

1990년대까지 배선은 알루미늄이었다. 알루미늄을 전면에 입히고 감광막으로 무늬를 그려 염소 플라즈마로 식각하는 방식(감산 공정)이다. 그런데 알루미늄은 저항률이 2.7 µΩ·cm로 높고, 전류가 흐르면 원자가 밀려나는 전자 이동(Electromigration)에 약했다. 구리는 저항률 1.7 µΩ·cm로 약 40% 낮고 전자 이동에도 훨씬 강하지만, 결정적인 약점이 있었다. 휘발성 염화물을 만들지 않아 플라즈마로 식각할 수 없다. 게다가 실리콘과 산화막 속으로 빠르게 확산해 트랜지스터를 망가뜨린다.

1997년 IBM이 내놓은 해답이 다마신(Damascene)이다. 다마스쿠스의 상감 세공에서 이름을 땄다. 금속을 깎아 선을 만드는 대신, 절연막에 홈을 파고 그 홈을 금속으로 채운 뒤 넘친 금속을 CMP로 갈아 낸다. 구리를 식각할 필요가 없고, 홈 안쪽을 얇은 배리어 금속(Ta/TaN)으로 감싸 확산을 막는다. 홈(트렌치)과 아래층으로 가는 구멍(비아)을 한 번에 채우는 것이 듀얼 다마신이다.

듀얼 다마신을 쌓아 보자

아래 시뮬레이터는 아래층 구리선(M1) 위에 비아와 M2 트렌치를 만드는 비아 퍼스트 듀얼 다마신을 단계별로 보여 준다. 절연막은 저유전막(low-k), 식각 정지막은 SiCN(그림에서는 질화막)으로 나타냈다.

단계	핵심	어려운 점
배리어 (Ta/TaN, 2~3 nm)	구리 확산 차단, 접착	단면적을 잡아먹는다. 선폭 20 nm에서 배리어 2 nm × 양쪽 = 20%
씨드 (PVD Cu, 수 nm)	도금 전극	좁은 트렌치 입구 오버행 → 도금 보이드
전해 도금 (ECP)	첨가제(가속제·억제제·평탄제)로 바닥부터 채우는 수퍼필	첨가제 관리, 보이드·심
어닐	결정립 성장으로 저항↓, 응력 안정	저유전막·하부막 열 한계 (~400 °C)
CMP	넘친 구리·배리어 제거	디싱·이로전(10장), 저유전막 박리
캡 (SiCN, Co)	위쪽 확산 차단, EM 개선	구리 위만 선택적으로 Co 캡을 입히면 EM 수명 크게 향상

수퍼필: 구멍이 바닥부터 차는 이유

전해 도금액에는 세 종류의 첨가제가 들어 있다. 억제제(PEG 계열 고분자)는 표면을 덮어 도금을 느리게 하고, 가속제(SPS 계열)는 반대로 빠르게 한다. 트렌치 바닥의 오목한 모서리에서는 도금이 진행될수록 표면적이 줄어 가속제가 농축되고, 그래서 바닥이 점점 빨리 자란다(곡률 증대 가속제 피복 모델). 평탄제는 위가 볼록하게 솟는 것을 막는다. 덕분에 컨포멀 증착이라면 가운데에 이음매나 보이드가 남을 좁은 구멍도 바닥부터 꽉 찬다.

가늘어질수록 저항률이 커진다

벌크 구리의 저항률은 1.7 µΩ·cm지만, 선폭이 전자의 평균 자유 행로(구리 약 39 nm)에 가까워지면 상황이 바뀐다. 전자가 선의 표면과 결정립 경계에 부딪혀 산란되는 일이 잦아져 저항률이 커진다(Fuchs–Sondheimer 표면 산란, Mayadas–Shatzkes 결정립 산란). 게다가 구리는 배리어가 필요해, 선폭이 줄어도 배리어 두께는 그대로라 전도 면적의 비율이 줄어든다. 이 두 효과가 겹쳐 20 nm 선폭의 구리선은 같은 단면적 기준으로 벌크보다 수 배 저항이 크다.

$$\rho(w) \approx \rho_0\left[1 + \frac{C\,\lambda}{w}\right], \qquad R' = \frac{\rho(w)}{(w - 2t_b)(h - t_b)}$$

$\lambda$는 전자 평균 자유 행로, $C$는 표면·결정립 산란을 뭉뚱그린 계수(~1), $t_b$는 배리어 두께, $h$는 배선 높이. 평균 자유 행로가 짧은 Ru(~6.6 nm)·Mo(~11 nm)는 벌크 저항률이 구리의 3~4배인데도, 배리어가 거의 필요 없어 아주 가는 선에서는 구리보다 유리해질 수 있다.

SIMULATOR

금속별 선 저항 대 선폭

선폭 종횡비 (높이/폭) 구리 배리어 두께 (한쪽) 산란 계수 C

Cu 선 저항—

Ru—

Mo—

W—

가장 낮은 금속—

해볼 것: ① 선폭 50 nm에서는 구리가 압도적이다. 15 nm 아래로 줄이면 배리어와 크기 효과 때문에 구리 곡선이 가파르게 치솟고, 배리어 없는 Ru·Mo가 비슷해지거나 역전한다. ② 배리어를 1 nm로 얇게 만들 수 있다면 구리의 수명이 늘어난다. 원자층 수준 배리어와 자기 형성 배리어(CuMn) 연구가 계속되는 이유다. ③ 종횡비를 높이면 저항은 줄지만 이웃 선과의 커패시턴스가 커진다(다음 절). (금속별 ρ₀·λ는 문헌 대표값: Cu 1.7/39, Ru 7.1/6.6, Mo 5.3/11, W 5.3/19 µΩ·cm/nm, Ru·Mo·W 라이너 0.5 nm 가정)

RC 지연과 저유전막

배선의 신호 지연은 저항 $R$과 커패시턴스 $C$의 곱으로 정해진다. 선의 길이 $L$에 대해 둘 다 비례하므로 분포 RC 선로의 지연은 길이의 제곱에 비례한다. 커패시턴스는 대부분 같은 층의 이웃 선과의 측면 커패시턴스이고, 절연막의 유전율 $k$에 비례한다. 그래서 SiO₂(k = 3.9~4.2) 대신 탄소를 섞고 구멍을 낸 SiCOH(k ≈ 2.4~3.0), 나아가 선 사이에 공기 구멍을 둔 에어갭(k → 1)을 쓴다. 대가는 기계적 강도다. 다공성 저유전막은 CMP·패키징 응력에 쉽게 금이 가고 플라즈마에 손상된다.

$$\tau \approx 0.38\,R'C'L^2, \qquad C' \approx \varepsilon_0 k\left(2\frac{h}{s} + 2\frac{w}{t_{\text{ILD}}}\right) + C_{\text{fringe}}$$

$R'$, $C'$는 단위 길이당 저항·커패시턴스, $s$는 선 간격, $t_{\text{ILD}}$는 위아래 층과의 절연막 두께. 긴 배선은 중간중간 리피터(버퍼)를 넣어 지연을 길이에 선형으로 만든다.

SIMULATOR

배선 RC 지연 계산기

피치 (선폭 = 피치/2) 유전율 k 배선 길이 금속

R′—

C′—

RC 지연—

같은 길이 트랜지스터 지연 대비—

해볼 것: ① 피치 40 nm(최하층급) 구리선 100 µm의 지연은 수십 ps로, 게이트 지연(~5~10 ps)보다 훨씬 크다. 그래서 짧은 하층은 국부 연결에만, 긴 신호는 굵은 상층으로 올린다. ② k를 4.0 → 2.5로 낮추면 지연이 약 40% 준다. ③ 길이를 10배로 늘리면 지연은 100배다. (높이 = 2 × 선폭, 위아래 절연막 = 선폭, 프린지 C 상수 근사)

전자 이동: 배선의 수명

전류 밀도가 10⁶ A/cm²를 넘으면 흐르는 전자가 금속 원자를 조금씩 밀어(전자 바람) 한쪽에는 빈 구멍(보이드)이, 반대쪽에는 원자가 쌓인 언덕(힐록)이 생긴다. 보이드가 선을 끊으면 회로가 죽는다. 이 전자 이동(EM, Electromigration) 수명은 경험식인 Black 식으로 예측한다.

$$\mathrm{MTTF} = A\,J^{-n}\exp\!\left(\frac{E_a}{kT}\right)$$

$J$는 전류 밀도, $n$은 보통 1~2, $E_a$는 원자가 움직이는 경로의 활성화 에너지. 알루미늄은 결정립 경계(~0.5~0.7 eV), 구리는 위쪽 캡과의 계면(~0.8~1.0 eV)이 주 경로이며, Co 캡을 씌우면 계면 확산이 억제되어 ~1.4 eV 이상으로 높아진다. 신뢰성 시험은 고온·고전류로 가속해 실제 사용 조건으로 환산한다.

SIMULATOR

Black 식: 전류 밀도·온도와 수명

전류 밀도 J 동작 온도 활성화 에너지 E_a

예시

지수 n

기준 대비 수명—

추정 수명 (기준 10년)—

가속 시험 (300 °C, 10 MA/cm²) 배율—

해볼 것: ① 기준(1 MA/cm², 105 °C)에서 10년인 배선의 전류 밀도를 2배로 올리면 n = 2에서 수명이 1/4이다. ② 온도를 105 → 125 °C로 20 °C만 올려도 Cu(0.9 eV)는 수명이 절반 가까이 준다. ③ Co 캡(1.4 eV)은 같은 조건에서 수명이 수십 배 길다. 선폭이 줄어 전류 밀도가 계속 커지는 상황에서 EM은 배선 설계의 하드 리밋이다.

배선의 미래

새 금속: 최하층 국부 배선과 비아에 Ru·Mo·W 같은 배리어리스 금속, 직접 식각이 가능한 Ru로 다시 감산 공정(서브트랙티브)을 쓰는 방안, 에어갭과의 결합.
후면 전력 공급(BSPDN): 전원선을 웨이퍼 뒷면으로 옮겨 앞면 배선은 신호에만 쓴다. 전압 강하와 배선 혼잡을 함께 줄인다(13장).
3D 적층과 하이브리드 본딩: 칩을 쌓아 수평 배선을 수직 연결(µm 피치 Cu–Cu 본딩)로 대체한다.
자기 정렬 비아: 비아가 아래 선과 어긋나 이웃 선에 닿는 위험을 구조적으로 막는 공정. 피치가 줄수록 오버레이 여유가 사라지기 때문이다.

핵심 정리

구리는 식각이 어렵고 확산이 빨라, 홈을 파고 채운 뒤 CMP로 가는 다마신과 배리어가 필요하다.
듀얼 다마신은 비아와 트렌치를 한 번에 채운다: 정지막 → 저유전막 → 비아 → 트렌치 → 배리어/씨드 → 도금 → CMP → 캡.
선폭이 평균 자유 행로에 가까워지면 표면·결정립 산란으로 저항률이 커지고, 배리어가 단면적을 잡아먹는다. 아주 가는 선에서는 Ru·Mo가 유리해질 수 있다.
RC 지연 ∝ R′C′L². 저유전막과 리피터, 굵은 상층 배선으로 관리한다.
EM 수명은 $J^{-n}e^{E_a/kT}$. 계면 캡(Co)이 구리 EM을 크게 개선한다.

확인 퀴즈

구리 배선에 다마신 공정이 필요한 가장 큰 이유는?

CuClₓ는 상온에서 휘발하지 않는다. 그래서 절연막을 식각해 홈을 만들고 구리를 채운다.

배선 길이를 3배로 늘리면 분포 RC 지연은?

R과 C가 모두 길이에 비례하므로 τ ∝ L².

Black 식에서 n = 2일 때 전류 밀도를 3배로 올리면 EM 수명은?

MTTF ∝ J⁻² → 3⁻² = 1/9.

선폭 10 nm대에서 Ru가 구리의 대안으로 거론되는 이유는?

Ru의 벌크 저항률(7.1)은 구리(1.7)의 4배지만, 아주 가는 선에서는 크기 효과와 배리어 손실 때문에 격차가 사라진다.